はじめに ARTY評価ボード(Artix7)を用いてFPGAのIOに実装されている遅延タップを動かしてみる。 io_delay概要 IDELAYシンボルを使用すると、80ps単位で遅延をさせられるらしい。（リファレンスクロック：200MHZ） 使い道はあったりなかったりだと思うが、と…

概要 Vivadoを用いたFPGAのコード管理に関して記載します。 ソースコード（HDL、IP、BlockDesign,制約）を並べてバッチファイル(Windows）で自動生成する仕組みについて紹介します。 管理するファイルがソース関連だけになり、ある程度大規模なFPGAにおいて…