よくわからないFPGAのこととか

よくわからないFPGAとか回路とか数学とかについて

オペアンプの仕組みと内部回路を考える

はじめに

アナログ回路の話になるとオペアンプが出てくる。
イマジナリーショートがわかれば設計はできてしまうけど...頭良くないからこれも素直に受け入れられない。
オペアンプで負帰還をかけた場合にプラス入力とマイナス入力との端子間に電位差が無い状態」まではよく聞くが、まず「なんでそうなる?」って思う。

オペアンプの内部を回路シミュレーター(LTspice)で再現して理解を深める。


解析対象

NJM4558(新日本無線)のオペアンプの内部回路をデータシートの図を拝借し以下に示す。

f:id:manaka1122:20210202220021j:plain
NJM4558の内部回路

NJM4558_Datasheet

各部の役割は以下の通りと考えられる。

f:id:manaka1122:20210202220056j:plain
各部の役割

トランジスタの入力にはカレントミラーがあり、この仕組みがイマジナリーショートのおおよその正体だと思われる。


LTspiceによる再現

LTspiceを用いて、オペアンプを再現してみた。上はトランジスタダイオードなど素子で再現したオペアンプ
下にちょこっとオペアンプの素子を対比で置いてある。
反転増幅回路、電圧4倍となる回路とし、波形の緑は入力・青は出力としている。

f:id:manaka1122:20210202220122j:plain
シミュレータで再現


注記:以下は各部の考察ですが、鵜呑みにしないでください。

アナログ回路の知識が乏しい人が書いています。
シミュレータでなんとか回路を再現できましたが、よくわかっていません。


1.定電流リファレンスとカレントミラー

f:id:manaka1122:20210202220147j:plain
オペアンプを考える1

定電流を生成し、カレントミラーを用いて各増幅回路に分配する。


1-1.定電流リファレンス

f:id:manaka1122:20210202220249j:plain
定電流リファレンス

<動作概要>
定電圧ダイオードを用いているため、Vzは一定となる。
よって、トランジスタのVbeとIc、Ic=I(R)のためV(R)が決まる。
これらは定電圧ダイオードにより、Vbe,VR,Icが一定に保たれる。

<理論式>
抵抗にかかる電圧は$V R = V z - V {be}$でこの値は一定となる。
定電流値は抵抗値を決めることで設定できる。$I
R (=I _C)$は以下のように求められる。

$$ V_R = I_R \times R $$

$$I_R \times R = V_z - V _{be}$$
$$I_R = \frac{V_z - V_be}{R}$$

$$I_R (=I_C)$$より
$$I_C = \frac{V_z - V_{be}}{R}$$

ターゲットとする定電流を決め、VbeとIcをトランジスタの特性から読み出し、抵抗の定数を決める。

<その他>
JFETにはVgsに-Vzの電圧がかかり、Vgsに応じた一定の電流を流す役割を担うと思われる。(Vdd-Vzの電圧降下を回収)


1-2.定電流カレントミラー

f:id:manaka1122:20210202220318j:plain
定電流カレントミラー

<動作概要>
定電流リファレンスの電流は一番右のノードにあたる。
PNPダイオードのコレクタとゲートが短絡されたカレントミラーの形をとり、電流がIc1,Ic2にコピーされる。
これを各部の電流源としている。

<理論式>
各ノードのVbeは等しくなるため、各ノードのIcも等しくなるため、リファレンス電流がコピーされる。
$$V_{beREF} = V_be1 = V_be2$$
$$ I_REF = I_c1 = I_c2 $$

<その他>

  • Ic1の電流値
    Ic1はトランジスタのエミッタ側に抵抗が存在するため、抵抗の電圧降下でVbeが低下しIc1が絞られる。
    定電流源であるが、リファレンスノード電流に比例した定電流が供給されると考えられる。

  • 各ノードのベース電流の行先 ベース電流はリファレンスノードに回収される。

f:id:manaka1122:20210202220637j:plain
参考図


2.入出力部と増幅部

f:id:manaka1122:20210202220401j:plain
入出力部と増幅部

以下の3つのブロックに分けて考える。

  • 差動増幅回路とカレントミラー
  • エミッタフォロワ反転増幅回路
  • プッシュプル回路

赤枠で示した位相補償に関しては後述する。


2-1.入力部

f:id:manaka1122:20210202220426j:plain
入力部

<動作概要>

  • 差動増幅部とカレントミラーから構成される。上部にはカレントミラーによる定電流源がある。
  • -INPUTと+INPUTに電位差が発生するとVbe,Vce,Icの値が変化する。電位差がない場合は左右の電流は等しい。
  • 電位差により、左右に供給される電流の割合が変化するが、下部のカレントミラーには同じ電流が流れる。
  • そのため、差分の電流が次段の増幅回路に供給される。次の段に流れる電流は入力が等しい場合に流れる定常電流と電流の割合の差分である。

<その他>

  • 反転増幅の場合
    • INPUT-の電位が上がる→Vbe値が圧迫され下がり、電流が減る→INPUT+の電流とVbeが増える→電流の差分(+)が反転増幅→フィードバックで減らすように調整
    • INPUT-の電位が下がる→Vbe値が圧迫され上がり、電流が増える→INPUT+の電流とVbeが減る→電流の差分(-)が反転増幅→フィードバックで増えるように調整

2-2.増幅部

f:id:manaka1122:20210202220444j:plain
増幅部

<動作概要>
前段のエミッタフォロワで電流を増幅する。
後段は反転増幅回路でエミッタ抵抗を0とすると電圧の増幅度が限りなく大きくなる。

<理論式>
前段のトランジスタを1,後段のトランジスタを2とする。
$$I_e1 = hfe \times (I±ΔI) $$
後段のトランジスタのベース電流は、
$$I_b2 = hfe \times (I±ΔI) - I_R1 $$ さらに反転増幅を行い、 $$I_e2 = hfe\times ( hfe \times (I±ΔI) - I_R1 )$$

トランジスタを二段構成とすることで、電流の増幅率が大きくなる。
たとえばhfe=380であれば$$380 \times 380=144400$$倍の増幅率を得る。


2-3.出力部

f:id:manaka1122:20210202220502j:plain
出力部

<動作概要>

  • プッシュプルエミッタフォロワで構成される。
  • 出力インピーダンスを下げ、クロスオーバーひずみをなくすためと考えられる。
  • 電圧を中間のオフセットで出力する。

関連記事

FF(フリップフロップ)を再現した記事

manaka1122.hatenablog.com