概要 入力ビット数と出力ビット数が可変できるアドレスデコーダ。出力ビット数は2^入力ビット数とする。 アドレスデコーダを可変にする状況で使いまわせると思い作成。 テクノロジーマッピングで意図したLUTの個数になっているかみてみた。(Cyclone3デバイス…
概要 遅延サイクルと幅を設定可能なシフトレジスタです。 意外とネットに記述が見当たらないので作成しました。 FF生成は本モジュールをパラメーターを変えて使いまわすと楽そう。 Shift Register Module ModelSimで動作確認し、Quartus13.1にて実装確認を行…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。