概要 遅延サイクルと幅を設定可能なシフトレジスタのVHDL版です。 FF生成は本モジュールをパラメーターを変えて使いまわすと楽そう。 ModelSimで動作確認、Vivado2018.1にて実装確認をしました。 Shift Register Module ソースコード shift_reg.vhd -- shift…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。